

컴퓨터 시뮬레이션에 의한 ISL 특성의 모델링

김 태 석*

요 약

본 논문은, ISL의 전압 스윙을 개선 시키기 위한 쇼트키 접합의 특성 분석과 이 접합을 프로그램으로 특성을 시뮬레이션하였다. 특성 분석용 시뮬레이션 프로그램은 SUPREM V, SPICE, Medichi, Matlab이다. 쇼트키 접합은 백금 실리사이드와 실리콘의 정류성 접촉이며, 실리콘의 n형 기판 농도 방법은 이온 주입법이며, 온도 변화에 따라서 쇼트키 접합의 특성을 측정과 분석하였고, 프로그램으로 특성을 동일 조건에서 시뮬레이션 하였다. 분석 파라미터는 순방향에서 턴온 전압, 포화 전류, 이상인자이고, 역방향에서 항복전압의 실제 특성과 시뮬레이션 특성 결과를 제시하였다. 결과로써, 순방향 턴온 전압, 역방향 항복전압, 장벽높이는 기판 농도의 증가에 따라 감소하였지만, 포화전류와 이상인자는 증가되었다.

The Modeling of ISL(Intergrated Schottky Logic) Characteristics by Computer Simulations

Tai-Suk KIM*

ABSTRACT

In this paper, We analyzed the characteristics of schottky junction to develop the voltage swing of ISL, and simulated the characteristics with the programs at this junctions. Simulation programs for analytic characteristics are the SUPREM V, SPICE, Medichi, Matlab. The schottky junction is rectifier contact between platinum silicide and silicon, the characteristics with programs has simulated the same conditions. The analytic parameters were the turn-on voltage, saturation current, ideality factor in forward bias, and has shown the results of breakdown voltage between actual characteristics and simulation characteristics in reverse bias. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height were decreased but saturation current and ideality factor were increased by substrates increased concentration variations.

1. 서 론

집적 쇼트키 논리 시뮬레이션에서 입력과 출력의 전위차인 전압 스윙에 결정적인 특성 인자가 바로 쇼트키 다이오드의 순방향 특성이며, 이 프로그램을 이용한 특성을 추출하는 시뮬레이션이 핵심적인 연구이다. 쇼트키 다이오드가 트랜지스터의 베이스와 컬렉터 사이를 열결시키는 클램프 회로로써 이용은 고속 바이폴라 논리회로에서 낮은 임계전압의 소자

가 요구되며, 실제 소자와 시뮬레이션 소자와의 특성이 유사한 파라미터의 추출이 논리 회로의 시뮬레이션시 입력 파라미터로 요구된다. 이로 인해 초고집적 회로에서 고속, 저 전력 소모의 논리소자를 위해서 논리회로의 실제 제작과 내구성 및 재현성을 위해 백금 실리사이드 접합의 순방향 특성 분석과 이 접합의 모델 파라미터를 추출하여 이를 이용한 시뮬레이션 특성이 필요하다. 따라서 기존의 실리콘 표면에 불순물을 주입시켜 여러 농도의 정류성 접합으로 유효장벽 높이를 변화시켜 이용 범위를 넓혔으나[1], 실리콘 접합에서 가장자리 효과로 인하여 역방향 항복전압을 주도하는 많은 누설전류와 접촉저항에 문

본 논문은 1999학년도 동의대학교 자체 학술연구조성비(1999AA078)의 지원을 받아 작성되었음

* 종신회원, 동의대학교 컴퓨터응용공학부 교수

제가 발생되었다[2].

본 연구는 초고속 바이폴라 집적회로에서 클램프로 이용한 쇼트키 다이오드를 집적쇼트키 논리(ISL: Integrated Schottky Logic)에서 전압 스위칭을 개선하고자 백금 실리사이드의 정류성 접합의 특성을 시뮬레이션하고, 이에 따른 특성을 분석 시뮬레이션한 특성을 추출하고자 한다. 백금 실리사이드 실리콘의 접합 부분의 농도를 변화시켜 낮아지는 임계전압특성과 관련된 특성을 여러조건에서 측정 및 프로그램으로 특성을 시뮬레이션하여 이를 ISL 특성을 예상 및 실제 논리회로를 제작하고자 응용하고자 한다. 시뮬레이션용 소자 제작 시뮬레이션은 실리콘을 근간으로한 SUPREM V(Stanford University Process Engineering Models)의 프로그램을 통한 소자의 공정 조건을 시뮬레이션한 후 이를 바탕으로 기판은 <111>, 비저항이 0.8-1.2 [$\Omega\cdot\text{cm}$] n형 실리콘 웨이퍼를 사용하였다. 소자 제작전 미리 SUPREM V의 시뮬레이션 과정과 최적의 이온 주입 조건을 추출한 결과로 인(Phosphorus)이 비소(As) 보다 확산도가 빠르고 백금 실리사이드 형성 때 편석계수도 양호한 특성을 보이는 결과 그림1의 시뮬레이션 과정에서 도출되었다.

그림1의 시뮬레이션 결과를 기초로 하여 논리소자의 제작의 주요 과정이 그림2로써, 몇과정의 주요 공정이 추가되었으며, 소자 제작의 전반적인 공정 흐름과 동일한 시뮬레이션 결과를 기초로한 제작 과정이다.




그림 1. 백금 실리사이드 접합을 위한 기판 농도 시뮬레이션 순서

Fig. 1. Substrate concentration simulation sequence for Pt silicide




그림 2. 논리회로 제작 공정 흐름

Fig. 2. Fabrication Process Sequence of logic circuits

SUPREM V 시뮬레이션에서 빠진 주요 공정을 설명하면, 실리콘의 저항성 접촉을 위한 POCl_3 처리 후 정류성 접합의 농도 변화로써 그림1의 데이터를 바탕으로 이온 주입 공정으로 엔(n)-형의 비소보다 안정된 결과가 도출된 인을 기판 자체의 농도, 2×10^{12} , 5×10^{12} , 8×10^{12} 및 1.2×10^{13} [원자/ cm^2]로 가속 에너지 35[KeV]로 주입하였다. 이온의 활성화를[6] 위하여 925[$^{\circ}\text{C}$]에서 30분간 질소 분위기에서 열처리를 함으로써 인이 불순물로서의 역할을 하는 어닐링을 하였다. 기존의 실리콘과 알루미늄의 접촉에서 발생하는 스파이크 현상을 방지하면서 재현성에서 뛰어난 실리사이드 형성을 위해 실리콘 표면에 3×10^{-6} [Torr]의 진공상태에서 아르곤을 유입시켜서 스퍼터 식각을 2분간 행한 후 약 600[Å]의 백금을 증착시킨 후 550[$^{\circ}\text{C}$] 질소 분위기에서 소결 처리하여 백금 실리사이드를 형성시켰다. 이 백금 실리사이드는 최근 MOSFET의 게이트 전극으로도 각광을 받고 있으며,[4] 고속의 바이폴라 ECL 분야에도 필수불가결한 부분이다.


3. 특성 시뮬레이션 및 특성 결과

제작한 백금실리사이드의 정류성 접합의 순방향 특성과 역방향 전기적 특성을 측정하고, 여기서 추출한 특성 파라미터를 입력값으로 SPICE (Simulation Program with Integrated Circuit Emphasis) 프로그램과 실제 예상 가능한 전류의 형성 메카니즘을 이용


한 파라미터를 기초로 MATLAB 프로그램을 이용하여 특성을 시뮬레이션을 하였다.

3.1 순방향 특성 시뮬레이션

Gummel-Poon 모델로 대부분 구성된 각 파라미터를 회로 분석프로그램으로 시도한 특성이 그림3으로 SPICE 프로그램을 이용한 결과이다. 순방향 임계전압의 측정을 위해 접합 부분의 전류밀도가 $1[A/cm^2]$ 일 때의 전압을 기준값으로 하여 접합 부분의 넓이에 $25[\mu A]$ 흐를 때 농도 변화에 의한 전압 특성을 측정하고 시뮬레이션 한 결과의 분석으로 저전압 부분의 임계전압은 상당히 일치하지만 높은 전류 부분은 동일 접합에서 동일 전류에서 시뮬레이션 결과의 전류가 낮게 나타나는데, 이는 내부의 직렬 저항 성분을



(a) 불순물 비주입



(b) 불순물 $5 \times 10^{12} [atoms/cm^2]$ 주입

그림 3. SPICE에 의한 농도 변화에 따른 임계전압 측정과 시뮬레이션

Fig. 3. Measurement and Simulation of threshold voltage by concentration variations

SPICE 프로그램에서 내부의 파라미터로 입력할수 없으며, 또한 외부의 파라미터로는 전류가 선형적이지 않기 때문이다. 이런 문제점을 개선하기 위해서 MATLAB 프로그램을 이용한 여러인자를 변화 시키면서 실제 논리특성과 거의 일치하는 시뮬레이션이 요구된다.

이를 위해 MS 정류성 접합의 특성 시뮬레이션 모델로 전위 장벽에 대해 전류 성분으로 나타나는 '열전자 방출 전류'(thermionic emission current)를 양적인 표현을 나타내기 위해, n형 소자를 선택하고 전자의 주입으로 전류 성분이 형성되는 것으로 모델링을 하여 시뮬레이션하였다. 전류 성분은 우선 식1로 코딩을 하여 특성을 부분적으로 필요한 파라미터를 입력하는 형태로 하였다. 저농도에서는 인가 전압에 따라 전류 성분은 전자의 장벽높이 이상으로의 통과이고, 고농도가 됨에 따라 공핍층의 얇아짐으로 터널링의 성분이 많아진다. 전류량의 증가는 장벽의 낮아짐 현상, 인가전압, 온도 증가에 따라 반도체 내부 열전자의 왕성한 운동에 따라 열이온 방출식(1)으로 설명 할 수 있다[2,5].

$$J_{TE} = [A^{**} T^2 \exp(-q \frac{\phi_{BN}}{kT})] [\exp(\frac{qV_F}{kT}) - 1] \quad (1)$$

여기서 A^{**} 리차드슨 상수로 $4\pi q m_0 k^2 / h^3$ 으로 상온에서 계산값 $120 A/(cm^2 \cdot k^2)$ 으로 입력하였고, T 절대온도, ϕ_{BN} 은 장벽 낮아짐 효과를 고려한 장벽높이, k 는 볼츠만 상수를 나타낸다. 이런 인자들을 고려하여 기판 농도 변화에 따른 시뮬레이션 결과가 그림 4이다. 여기에서 특성은 낮은 기판 농도에서 비




그림 4. MATLAB 프로그램에 의한 순방향 시뮬레이션 결과
Fig. 4. Forward Bias Simulation Results by MATLAB program

교적 큰 임계전압 특성을 나타내며, 이온주입 농도가 높아짐에 따라 임계전압이 낮아지는 특성을 보이면서, 고농도 주입의 경우는 거의 저항성 특성이 나타났다.

다음 특성 시뮬레이션 분석으로 기판 농도와 접합의 장벽높이에 따른 이상인자와 포화전류를 실제와 비교하기 위한 시뮬레이션을하여 추출한 결과가 그림5이다. 이는 임계전압 이하에서 전류축을 로그축으로 하여 외삽법을 이용하여 식(2), (3)을 이용하여 추출할 수 있으며, 이를 추출한 결과가 실제의 곡선 및 직선 형태와 유사함을 보였다.

$$\phi_{BN} = \frac{kT}{q} \ln(A^{**} T^2 / J_s) \quad (2)$$

$$n = (q/KT) V / \ln(J/J_s) \quad (3)$$

여기서 n 은 이상인자(Ideality Factor)로 이 인자의 의미는 1이면 전자가 거의 장벽을 넘어서 전류가 형성되며, 2는 거의 장벽을 전자가 터널링한 성분으로 구성된다는 것이다. 이상인자의 추출값은 낮은 농도에서 1.04에서 1.82값으로 증가하는 결과로 고농도일수록 전자 터널링 성분이 많아진다는 것을 나타낸다.




그림 5. 이상인자와 포화전류 추출을위한 시뮬레이션 결과
Fig. 5. Simulation results for the Ideality factor and Saturation current extraction

3.2 역방향 특성 시뮬레이션

역방향 항복 특성의 시뮬레이션은 SPICE 프로그램으로 특성 파라미터를 입력하여 여러 특성 측정전압을 프로그램 입력 파라미터로하여 특성의 측정 결과와 차이를 비교 분석하기위해 동일한 정압 수준의

값을 입력하였다.

시뮬레이션과 특성 측정하기 위해 기준 전류밀도가 $10[A/cm^2]$ 일 때를 전압값으로 설정하였다. 접합 부분의 넓이에 $250[\mu A]$ 에서 불순물 변화에 따른 전압을 측정하고 시뮬레이션 한 결과가 그림6이다. 역방향 전압이 인가 되었을때 전류-전압 특성은 역시 열방출 이론식(1)에서 VF 대신 VR 대체시킨 식(4)에 따른다[2,5].

$$J_{BR} = [A^{**} T^2 \exp(-\frac{\phi_{BN}}{kT})] [\exp(\frac{qV_R}{kT}) - 1] \quad (4)$$

이식에서 역방향 전압(음의 전압) V_R 이 조금만 증가하여도 $\exp(\frac{qV_R}{kT})$ 는 0이 되어 역방향 포화치에 이르게 하며, 항복은 일정한 전계의 크기 $\sim 10^6[V/cm]$ 에 도달한다. 접합의 기판농도 변화에 따른 전압은 비주입의 항복전압 38.6-45.3[V], 주입량이 2×10^{12} [이온/cm²]에서 29.7-43.2[V], 2×10^{13} [이온/cm²]에서 28.4-34.5[V], 5×10^{12} 에서 24.4-29.7[V], 1.2×10^{13} [이온/cm²]에서 11.2-0.45[V]로 주입량의 증가에 따라서는 전체적으로 항복전압이 감소하였고 기판의 분석 온도 변화에 따라서는 증가하는 결과가 나타났다.


정류성 접합 다이오드의 불순물 주입량과 온도 변화에 따라 역방향 전압 인가시 농도 변화에 따라서는 눈사태 항복에서 터널링에 의한 항복현상이 나타나며, 중간정도의 농도에서는 눈사태의 전류 성분과 터널링의 전류 성분이 공존하는 특성을 나타낸다. 1.2×10^{13} [이온/cm²]와 같이 다량 주입 시에는 장벽을 통한 전자의 터널링을 위하여 공핍영역이 충분히 얇아지면서 거의 저항성 특성이 나타났다.

시뮬레이션의 결과(그림6의 삼각형 표시)도 실제 특성과 큰 차이가 없이 오차의 범위 작은 특성으로 SPICE 모델 입력 파라미터로 설정이 가능한 시뮬레이션 결과가 도출되었다.


시뮬레이션에서 접합에서 고농도가 될수록 공핍층이 짧아져서 전자가 터널링 할 수 있는 확률이 접합 농도만큼 증가되기 때문에 눈사태 항복성분에서 터널링 전류 성분의 증가로 인해 항복전압은 낮아지는 결과를 도출한다.

4. 결과 및 고찰

MATLAB에 의한 시뮬레이션 결과와 실제특성과



(a) 불순물 비주입



(b) 불순물 8×10^{12} [atoms/cm²] 주입

그림 6. 농도 변화에 따른 항복전압 측정과 시뮬레이션
Fig. 6. Measurement and Simulation of Breakdown voltage by concentration variations

의 차이의 분석을 위해 정류성 접합을 비교한 결과가 그림 7이다. 동일 전압에서 시뮬레이션 값이 실제 정류성 접합의 특성값의 전류 보다 약간 많은 전류밀도가 나타나는데, 이는 이론적인 수식을 모델화한 입력 파라미터가 실제에 추출을 못한 값 때문에 약간 높게 나타난 것으로 분석된다.

그림 7은 기판의 농도 변화에 따른 임계전압의 추출 결과가 집적 쇼트키 논리(ISL)에서 낮으면 낮을 수록 출력과 입력 진폭의 차이가 큰 전압 스윙값을 가질 수 있기 때문에 임계전압의 추출이 전압 스윙값을 유추할 수 있다. 임계전압의 특성의 값은 비주




그림 7. MATLAB 프로그램에 의한 시뮬레이션 결과와 실제 특성과의 비교

Fig. 7. Comparison between Forward Bias Simulation Results by MATLAB program and Actual characteristics.

입의 기판 농도 자체의 정류성 접합은 0.38-0.24[V], 2×10^{12} [이온/cm²]에서 0.29-0.21[V], 5×10^{12} [이온/cm²]에서 0.22-0.14 [V], 8×10^{12} [이온/cm²]에서 0.13-0.09[V] 및 1.2×10^{13} [이온/cm²]에서 0.11-0.01[V]로 각각 추출되었다.

온도의 영향으로 변화될 수 있는 임계전압 변화는 동일한 농도에서 온도증가에 따라 감소되는 특성이 그림8이다.




그림 8. 농도와 온도 변화에 따른 임계전압의 특성
Fig. 8. Characteristics of Turn-on Voltage according to Concentration and Temperature Variations

기판 농도와 온도의 변화에 따른 접합의 장벽 높이와 이상인자와 포화전류를 구하기 위해 임계전압 이하에서 전류축을 로그축으로 하여 외삽법을 이용하여 포화전류는 325[pA], 953[pA], 8.50[nA], 135[nA], 371[nA]로 증가하는 경향으로 추출되었다. 임계전압 이하 전압에서 앞 그림5의 시뮬레이션 특성에서 외삽법으로 이온 주입량과 온도 변화에 따른 포화전류의 측정결과로부터 위 식(2)를 변형하여 추출한 이상인자(n)는 각각 1.04, 1.05, 1.07, 1.67, 1.82의 값이 된다.

이 증가 결과의 고찰은 이상인자가 1일 때는 전류가 거의 열 이온 방출에 의해 형성이 되며, 1보다 점점 커감에 따라 열 이온 방출과 더불어 접합 장벽의 전자의 터널링 현상으로 기여하는 터널링 전류가 점점 더해짐을 의미한다[2,6]. 이는 접합에서 고농도가 될수록 공핍층이 좁아져서 전자가 터널링 할 수 있는 확률이 접합 농도만큼 증가되기 때문에 눈사태 항복 성분에서 터널링 전류 성분의 증가로 인해 항복전압은 낮아지는 결과로 도출되었다.

시뮬레이션 결과와 실제 특성의 비교에서 항복전압이 접합농도가 증가할수록 낮아지며, 임계전압도 낮아지는 이상적인 특성에 접근하는 결과의 정특성을 보였다. 또한 고농도 이온 주입 기판에서 온도가 증가하면 금지대폭이 좁아지므로 전위장벽의 높이와 폭이 감소한다. 그러므로 터널링 효과 항복은 보다 낮은 역전압에서 일어나는 온도의 부특성이 나타났다.

5. 결 론

컴퓨터 프로그램을 이용한 백금 실리사이드(PtSi)와 엔-형 실리콘의 정류성 접합을 모델링이 가능한 파라미터 특성을 추출하였다. 실제 ISL의 응용에서 전압 스윙을 개선 시키기위한 낮은 임계전압 특성을 갖도록한 정류성 접합이 요구되며, 또한 시뮬레이션이 가능하도록 실제파라미터의 모델링이 많이 요구되었다. 이를 위해서 SUPREM V, Medichi, SPICE, Matlab 프로그램을 이용한 결과가 실제의 접합과 상당히 신뢰성이 있는 특성을 나타낸다. 순방향 특성으로는 인의 주입량의 증가에 따라서 순방향 임계전압이 낮아지며, 임계전압 이하에서의 포화전류는 증가하였고, 이상인자는 1에서 2 가까이 증가되었다. 이

는 터널링에 의해 전류가 형성되는 성분이 증가함을 나타낸다. 역방향 항복 전압은 이온 주입량이 증가함에 따라 항복 전압값이 낮아지는 특성을 나타내는데, 기판 자체의 농도에서의 눈사태 항복에서 이온량의 증가로 고농도의 접합이 되면서 터널링의 항복 전자가 증가 하기에 항복값이 감소 되어졌다. 역방향 항복 전압은 시뮬레이션 결과는 동일 농도의 접합에서 증가하였고 고농도에서는 터널효과 항복에 의해 낮은 항복 전압을 나타냈다. 따라서 시뮬레이션 결과와 실제 정류성 접합의 결과로 각 파라미터에 대한 특성의 모델링도 상당히 정확한 결과가 도출 가능할것으로 사료된다.

감사의 글

본 논문을 작성하는데 있어 많은 조언과 지도를 해 주신 동의대학교 전자공학과 이용재 교수님과 컴퓨터공학과 이종극교수님에게 이 면을 통해서 감사드린다.

참 고 문 헌

- [1] T. Teraji, S. Hara, H. Okushi, and K. Kajimura, "Ideal Ohmic contact to n-type 6H-SiC by reduction of Schottky barrier height", Appl. Phys. Lett. 71 (5), 4, 1997
- [2] S. M. Sze, "Physics of Semiconductor Devices", Second Edition, pp. 279-284, 1985
- [3] R. F. Pierri "Semiconductor Device Fundamentals" pp.477-504, Addison Wesley 1999
- [4] S. Onaka, A. Hiroki "Potential Design and transport Property of 0.1 μ m MOSFET with Asymmetric Channel profile" IEEE Trans. on Electron Device, Vol.44, No.4, pp.595-600, 1997
- [5] T.Y Won "VLSI Process SIMULATION" pp. 21-109, Bando Publish.1999
- [6] M. Uematsu "Simulation of boron, phosphorus, and arsenic diffusion in integrated diffusion, and the anomalous phosphorus diffusion mechanism" J. Appl. phys. 82(5) pp.2228-2232. 1997



김 태 석

1981년 경북대학교 전자공학과 졸업(공학사)

1989년 일본 KEIO대학 이공학부 계산기과학전공(공학석사)

1993년 일본 KEIO대학 이공학부 계산기과학전공(공학박사)

1993년 일본 국제전신전화연구소(KDD) 기술고문

1993년 일본 KEIO대학 이공학부 객원연구원

1994년~현재 동의대학교 컴퓨터응용공학부 교수

자 격 증 : 멀티미디어기술사, 인터넷시스템관리사(기술사)

저 서 : 인터넷비즈니스, 자연언어처리, 자연언어이해 등 다수

관심분야 : 정보시스템, 기계번역, 인터넷비즈니스